你现在位置:
首页
>
下载中心
>正文
基于FPGA的双CPU容错控制器设计
日期:2010-5-2 19:56:52 点击:
来源:
http://ftp.gongkong.com/UploadFile/paper/2010-4/2010043015212500001.pdf$基于FPGA的双CPU容错控制器设计
作者:
点击【
大
中
小
】放大字体.
[摘要]:基于冗余容错思想,设计基于现场可编程门阵列的双CPU 容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU 的切换和控制律的重构实现了系统故障情况下的容错纠错功能。
[关键词]:容错 重构 现场可编程门阵列
上一篇:
双网融合可视电话的业务寻址与交换技术
下一
篇
:
通信对抗接收机建模与Simulink动态仿真
评论内容
载入中...
载入中...
P
L
C
技
术
网
|
可
编
程
控
制
器
技
术
门
户
|
十
万
P
L
C
工
程
师
的
共
同
选
择
!
·最新招聘信息
·最新求职信息
·推荐产品
·推荐厂商
·栏目热门排行
·站内热门排行